Nätverksledningen Är Processorn

En paradigm för heliocentrisk beräkning genom DDT-standarden för programmeringskod (DSPC)
Av: Denis "Denko" Tumpic
Forskning genomförd 1988–1999; presenterad som retrospektiv teknisk dokumentation

Sammanfattning

Denna avhandling presenterar en formell arkitektonisk brytning med de "boxcentriska" beräkningsparadigmen från 1900-talet. Medan samtida forskning har fokuserat på Nätverk av Arbetsstationer (NOW) som ett sätt att skapa lös koppling, föreslår detta arbete en radikal, ren-hårdvaruintegration: Heliocentrisk Beräkning.

Central för denna forskning är DDT-standarden för programmeringskod (DSPC) – ett makroassembleringsramverk som startade den 1988-05-21 – samt den snabba Parnet-parallella ledningen. Vi visar att ett heterogent nätverk av Amiga-system kan överskrida traditionella distribuerade modeller genom att behandla nätverksledningen som en primär systembakplan. Genom införandet av Dynamisk Instruktionssatsberäkning (DISC) uppnår vi "Soft-ASIC"-prestanda, vilket tillåter nätverksenheter att odefiniera sitt logiska syfte i realtid. Denna artikel tillhandahåller empiriskt bevis från "Denko-clusteret" för att visa att nätverket inte är en periferi, utan själva processorn.

Inledning: Misslyckandet med monoliten

Den traditionella von Neumann-arkitekturen har nått en punkt med avtagande avkastning. I ett standardmässigt skrivbordsmiljö från 1990-talet är den centrala processorn (CPU) belastad med en "operativsystemtaxa" – ett enormt overhead av kontextväxling, interrupthantering och abstraktionslager som effektivt isolerar maskinen.

Jag föreslår heliocentrisk modell, ett system där "solen" (nätverksprocessorn) styr "planeter" (kooperativa nätverksprocessorer) genom en höghastighetslogikström. Detta stämmer överens med visionen om "aktiva nätverk" (Tennenhouse & Wetherall, 1996), där nätverket inte bara transporterar paket utan utför beräkningar inom ledningen.

DSPC-ramverket (grundat 1988-05-21)

För att uppnå den genomströmmning som krävs för ett nätverk som processor måste programvaruabstraktion elimineras. DDT Standard Programmeringskod (DSPC, uttalas DIES-PI-SI) utvecklades som ett högpresterande makroassembleringsramverk.

DSPC tillåter komplexa strukturer – loopar, villkor och modulära procedurer – som expanderar vid assemblering till cykelexakta 680x0-instruktioner. Detta ger strukturell tydlighet som hos högnivåprogrammering, samtidigt som det uppfyller kraven på rå, direkt-hårddrivrutin-körning för realtids-hardware-synkronisering. Redan 1988 var det uppenbart att direkt-hårddrivrutin-körning var den enda vägen för att möjliggöra realtids-synkronisering av parallella portar utan latensstraff från en kernel.

Hypotesen om ledningen: Parnet som systembuss

Den fysiska ryggraden i Denko-klustret är Parnet-protokollet. Medan traditionell nätverksteknik (Ethernet) lider av protokollstackens överdrivna komplexitet, använder Parnet Amigas CIA-chip (Complex Interface Adapter, MOS6526) för hårdvaru-nivå-synkronisering.

CIA-arkitektur i Parnet:

• CIA-A ($BFE000–$BFEFFF): Hanterar parallell dataport (8-bit) och timerinterruptlogik
• CIA-B ($BFD000–$BFDFFF): Hanterar handskakningssignaler (REQ, ACK) och klockgenerering via 24-bitars timerräknare
• Parallell portprotokoll: Direkt I/O på adressbussen, där CIA-B-timerhårdvara tillhandahåller klockpulser med en frekvens på cirka 1 MHz per CPU-klockdelning

Genom att behandla den parallella kabeln som en Direct Memory Access (DMA)-utökning, utbyter DSPC-drivna noder data med hastigheter som närmar sig lokala buss-hastigheter. Detta skapar en "ledning" där data bearbetas medan det är i transit, vilket återger systoliska array-koncepten som H.T. Kung (1982) introducerade, där data flödar genom en uppsättning celler som var och en utför en del av uppgiften.

Den viktiga arkitektoniska insikten: CIAs hårdvarutimer fungerar som en fördelad klocka över noder, vilket eliminera den osäkerhet som är inneboende i programvaru-styrd synkronisering. Denna precision var avgörande för Triad Logic:s majoritetsröstning.

Spridningsfördröjning och ljushastighetsgränsen

Strävan efter bare-metal-prestanda ledde till en djupare insikt: spridningsfördröjning är den sista gränsen för distribuerad beräkning. I ett nätverksbaserat system kan information inte resa snabbare än ljushastigheten – en hård fysisk gräns. Fördröjningen $\tau$ som mättes i Denko-clusteret ($\sim 0.5\text{ ms}$) reflekterade inte bara elektrisk impedans i koppar, utan den fundamentala hastigheten för elektromagnetiska vågor som sprider sig genom kabeln.

För en oskyddad parallellkabel med längden $L$ är spridningsfördröjningen ungefär:

$\Delta t_{\text{prop}} = \frac{L}{c_{\text{medium}}} \approx \frac{L}{0.67c}$

där $c = 3 \times 10^8 \text{ m/s}$ är ljushastigheten och $0.67c$ är en typisk spridningshastighet i koppar (på grund av dielektriska effekter). Över de 8–10 meter långa kablarna som användes i Denko-clusteret gav detta $\Delta t_{\text{prop}} \approx 40–50 \text{ ns}$ per riktning – försumbart jämfört med CPU-cykeltid, men kumulativt över flera noder.

Optiska vägar och den relativistiska händelsehorisonten

I tidiga faser av projektets konceptualisering såg jag fram emot att använda fiberoptisk transmission för att närma sig den teoretiska gränsen: propagation vid $c_{\text{fiber}} \approx 0.67c$, knappt långsammare än ljushastigheten själv. Även om kopparns relativa hastighet är liknande, erbjudde fiberoptik en kritisk fördel: immunitet mot elektromagnetisk störning. De signalintegritetsgränser som i slutändan begränsade Heliocentric (EMI över oskyddade kabler) skulle ha eliminerats helt genom glasfiber.

Mer radikalt övervägde jag frågan: Vad är den absoluta fysiska gränsen för en fördelad processor? Enligt relativistiska principer innebär varje beräkning som sträcker sig över avståndet $d$ en oåterkallelig fördröjning:

$\Delta t_{\text{min}} = \frac{d}{c}$

Detta är inte en begränsning av ingenjörsarbete—det är en konsekvens av allmän relativitetsteori. Två processorer som är separerade med ett kilometer kan inte utbyta information snabbare än $\Delta t \approx 3.3 \text{ μs}$. Denna fundamentala gräns gäller universellt, oavsett om signalen reser genom koppar, fiber eller vakuum.

Klarläggning: Klassisk fysik, inte kvantmekanik

För att vara tydlig: denna analys är grundad i klassisk elektromagnetism och relativitet, inte kvantmekanik. Det finns ingen kvantisk försänkning, ingen superposition, ingen koherens i kvantisk mening. Den “determinism” som söktes i Heliocentric Computing var klassisk determinism – kravet att ett signal som skickas vid tid $t$ från nod A ankommer vid nod B vid tid $t + \Delta t_{\text{prop}}$ med hög precision. CIA:s hårdvarutimer tillhandahöll denna deterministiska synkronisering genom att upprätthålla en global klockreferens över alla noder, synlig för majoritetsröstningslogiken.

Koherens i Heliocentric-kontexten betydde tidsmässig alignment: alla tre noder i en Triad måste sampla sitt resultat vid samma globala tid, så att majoritetsrösten är giltig. Det krävde nanosekundsprecision, inte kvantisk koherenstid (femtosekunder) som i moderna kvantsystem.

Parnet som en approximation till ljushastighetsgränsen

Parnet-protokollet, genom att utnyttja hårdvarutimer för synkronisering, närmade systemet denna relativistiska idealen mer än något programbaserat tillvägagångssätt kunde uppnå. Varje bit-bang-signal, tidsstämplad av CIA, fortplantade sig med elektromagnetiska hastigheter med minimal lageröverhead. Protokollet var i grund och botten ett försök att extrahera deterministisk beräkning ur fysiken själv – att behandla kablarna inte som perifer infrastruktur utan som aktiva deltagare i beräkningssubstratet, underkastade endast lagarna för elektromagnetism och relativitet.

DISC-hypotesen: Dynamisk instruktionssättberäkning

De flesta mikrokontroller är ASIC:er designade för ett enda syfte. DISC föreslår att genom flyktig instruktionstillförsel kan alla nätverksnoder omdanas – en förläggare till moderna GPU-shadrar och FPGA-omkonfigurering.

En DISC-aktiverad nod som kör en DSPC-mikrokärna kan ta emot ett nytt instruktionssätt via Parnet-konduiten. Till exempel kan en obenyttad Amiga 500 (68000 @ 7,14 MHz) "injecteras" med en specialiserad logikfragment som omkonfigurerar den till en 24-bitars färgutrymmesomvandlare. Under den tiden som uppgiften pågår fungerar noden som en dedikerad hårdvarueffekt, och uppnår effektiviteter som allmänna kodlösningar inte kan matcha.

DISC-injektionsmekanism:

• NP kapslar in kompilerad DSPC-kod (vanligtvis 2–8 KB) i en Logic Packet
• Mikrokärnan hos CNP tar emot detta via Parnet, skriver det till en skyddad RAM-region
• Exekveringspekaren hoppas till den injicerade koden; alla efterföljande maskincykler är dedikerade till den specialiserade uppgiften
• Vid slutförande återvänder exekveringen till den lyssnande kärnloopen

Denna metod undvek overhead från interpreterad bytekod eller JIT-kompilering, vilket båda var förbjudande dyrt på 1980- och 1990-talshårdvara.

Heliocentrisk topologi och asynkron grenning

Heliocentriska modellen bryter med peer-to-peer-likhet. Nätverksprocessorn (NP) underhåller en "Gravitationsregister" med tillgängliga Samarbetsnätverksprocessorer (CNPs).

Denko-cluster: Hårdvarukonfiguration

Testmiljön för denna forskning bestod av:

Roll	Plattform	CPU	Klockfrekvens	Minne
Nätverksprocessor	Amiga 500 Plus	68030/68882	50 MHz	8 MB
CNP Primär	Amiga 1200	68020	14 MHz	4 MB
CNP Sekundär	Amiga 1000	68000	7,14 MHz	1 MB
CNP Tertiär	Amiga 1000	68000	7,14 MHz	1 MB

En heterogen blandning var avsiktlig: systemet var utformat för att bevisa lastbalansering och scheduler-effektivitet över processorer med olika prestanda. NP:s Gravitationsregister hanterade en kapacitetsmatris som spårade varje CNPs hastighet, minne och nuvarande belastning.

Distribuerad icke-deterministisk grenning (”Asynkron if”)

En av de mest radikala implementationerna i DSPC är hanteringen av villkorslogik. I traditionell beräkning resulterar en gren i ett pipeline-stopp. I vårt modell:

1. NP:en stöter på en logisk gren.
2. Den skickar samtidigt Sann-vägen till CNP-Alpha och Falsk-vägen till CNP-Beta.
3. Båda noderna utför logiken med ren hårdvaru-hastighet.
4. När villkoret är löst, kasseras det ogiltiga resultatet och det giltiga skrivs till delat minne.

Denna approach eliminera helt branch-prediktionens kostnader – till priset av redundant beräkning. Kompromissen är fördelaktig när:

• Villkorsvillkoret inte kan kännas igen förrän sent i exekveringen (t.ex. databeroende avslutning)
• Båda vägarna har ungefär lika exekveringstid (se Bilaga I)
• Parnet-latensen $\tau$ är försumbar jämfört med exekveringstiden per väg

Effektiviteten $\eta$ modelleras som:

$\eta = \frac{T_{\text{exec}}(f)}{\max(T_{\text{true}}, T_{\text{false}}) + \tau}$

där $T_{\text{exec}}(f)$ är den totala CPU-tiden som sparas genom parallell exekvering, och $\tau \approx 0.5\text{ ms}$ är Parnet-handskakningsöverhead.

Minnesmodell och samstämmighet i delad tillstånd

Denko-clusteret använde en löst kopplad minnesmodell med explicit synkronisering:

• Lokalt minne: Varje nod upprätthöll privat RAM för sin egen stack och arbetsregister
• Delad kanalbuffert: En 2 KB dubbelportad SRAM på varje nod fungerade som Parnet-gränsnitt, tillgänglig för både lokal CPU och fjärr-NP
• Samstämmighetsprotokoll: Inget automatiskt cache-samstämmighet. NP underhöll en Samstämmighetslogg – en sekventiell uppräkning av alla ändringar i delad data, som återspelades vid behov av CNP:er
• Write-through-disciplin: All DISC-injicerad kod fungerade under strikt write-through-semantik; inga buffringar av resultat förrän explicit commit via DDT_Conduit_Commit (se bilaga A)

Denna explícita modell undvek komplexiteten hos distribuerad cache-samstämmighets-hardware, vilket var opraktiskt på 1980- och 1990-talens processorer. Kostnaden var högre latens för åtkomst till delat tillstånd ($\sim 2–5\text{ ms}$ per runda), men enkelheten och determinismen var avgörande för hårt realtidsgarantier i Triad Logic-majoritetsröstning.

Feltolerans: Triad Logic-modellen

För att upprätthålla tillförlitlighet med oskyddade kanaler använder vi redundansbearbetning. NP distribuerar kritisk logik till en "Triad" av tre CNP:er. Den systemvida felssannolikheten $P_{sys}$ beräknas med hjälp av tillförlitligheten hos en enskild nod $p$:

$P_{\text{sys}} = 3p^2 - 2p^3$

Om $p = 0.01$, sjunker $P_{\text{sys}}$ till $0.000298$, vilket möjliggör superdatornivå-tillförlitlighet med konsumenthårdvara.

Jämförande prestanda: Denko-clusteret

Uppgift	Ensam (060/50 MHz)	Denko-cluster (DSPC/Parnet)	Effektivitetsökning
Mandelbrot (Iterationer: 256)	12,4 s	3,1 s	400 %
Ray-Trace (Reflektioner)	45,2 s	9,8 s	461 %
Kanallatens $\tau$	N/A	< 0,5 ms	Optimal

Jämförande sammanhang: NU vs. Heliocentric

Samtidig distribuerad beräkning forskning (1995–1999) förföljde olika strategier:

Aspekt	NOW	Beowulf	Heliocentric
Anslutning	Ethernet (10/100 Mbps)	Ethernet	Oskyddad parallell kabel
Latens	5–50 ms	5–50 ms	0,5–2 ms
Genomströmning	10–12 MB/s	10–12 MB/s	297,5 KB/s (bit-bang)
Synchronisering	Programvara (TCP/IP)	Programvara (TCP/IP)	Hårdvaru-CIA-timer
Abstraktion	Hög nivå (PVM, MPI)	Hög nivå (MPI)	Bare-metal assembler
Skalbarhet	10–50 noder	50–hundratals noder	32 noder max
Felsäkerhet	Applikationsnivå	Applikationsnivå	Hårdvaru-majoritetsröstning

Heliocentric offradade skalbarhet för determinism och latensförutsägbarhet – en giltig strategi för realtidsignalbehandling och styrning, men ogenomförbar för allmänna beräkningar. Denko-clusteren uppnådde överlägset lägre latens per uppgift, men kunde inte nå samma skal som kommersiella klustersystem, vilket i slutändan gjorde den till en arkitektonisk dödgränd.

Slutsats: Den dekonstruerade maskinen

Forskningen konstaterar att "lådan" är en artificiell begränsning. Heliocentric Computing, drivet av DDT Standard Programming Code, bevisar att ett nätverk av bare-metal-noder är en mer robust och kraftfull entitet än någon monolitisk superdator. Nätverket är inte längre ett sätt för datorer att prata; nätverket är processorn.

Den fysiska substraten som beräkning

När SETI@home och Folding@home dök upp 1999 såg jag inte innovation – jag såg bekräftelse. Världen hade slutligen tagit upp det jag byggt i mitt oordnade verkstad: ett nätverk där idle-maskiner blev processorer, inte periferier.

Men min vision sträckte sig ännu längre. Kablarna själva, handskakningssignalerna som passerar koppar, CIA-tidsstyrningspulserna – dessa är inte ledare för beräkning. De är beräkning. Varje elektron som flyter genom parallellporten, varje bit-bang-puls som synkroniseras över Parnet, varje majoritetsröstning som löses i Triad Logic – hela den fysiska substraten deltar i omvandlingen av data till resultat.

Denna formalisering representerar en radikal vändning: processorn är inte en låda med ett nätverk kopplat till den. Processorn är nätverket, kablarna, tidsignalerna, den distribuerade klockan, den fysiska substraten för koordination själv. I denna paradigm upphör silicium att vara beräkningscentrum; istället uppstår beräkning ur den orchestrerade rörelsen av information genom rummet, tidsstyrd av hårdvara och tvungen av fysikaliska lagar.

Kablarna är inte periferier. Tidsignalerna är inte tillägg. Spänningsövergångar på en parallellportanslutning är inte overhead – de är processorns hjärtslag. I Heliocentrisk Beräkning finns det ingen skillnad mellan infrastruktur och beräkning. Gränsen upplöses.

Detta är den vision jag nu formaliserar.

Historisk kontext och teknologisk trajector

Även om Denko-clusteret uppnådde sina prestandamål, avbryttes projektet på grund av en sammanträffande av tekniska och marknadsfaktorer:

Sammanbrott av hårdvaruplattformen

Den grundläggande hårdvaruekosystemet kollapsade katastrofalt:

• Commodores konkurs (april 1994): Den huvudsakliga tillverkaren av Amiga-system stängde verksamheten, vilket bortförsvann tillgångarna för ny hårdvara. Existerande Amiga 4000-enheter blev sällsynta; stödinfrastrukturen försvann. Under mitten av 1990-talet minskade den etablerade basen med Amiga-system på ett irreversibelt sätt.

• Motorola 68k avveckling: Motorola phased ut MC68040 och upphörde senare alla utvecklingar av 680x0-serien. Ingen efterföljande arkitektur var i sikte. 680x0-instruktionssättet blev historiskt. Utan nya chipset kunde hårdvaruplattformen inte utvecklas, och skalning till högre klockfrekvenser eller kärntal var omöjligt inom DSPC/Amiga-ekosystemet.

Konkurrerande teknologisk konvergens

Tre ytterligare faktorer gjorde Heliocentric Computing arkitektoniskt föråldrad:

1. Signalintegritetsgränser: Oskyddade parallella kablar över 8–10 meter visade elektromagnetisk störning (EMI) som förstörde bitströmssynkronisering. Denna gräns verkade oföränderlig utan dyra skydd och aktiv differentiell signalering – inget av detta var praktiskt för massdistribution.

2. Nätverksteknologisk konvergens: Under 1999–2001 erbjöd Gigabit Ethernet och switchade nätverkstekniker (t.ex. Myrinet, InfiniBand) överlägsen bandbredd och pålitlighet jämfört med egna protokoll, vilket gjorde proprietära lösningar ogenomförbara.

3. CPU-utveckling: Uppkomsten av flerkärniga och vektorinstruktioner (SSE, AltiVec) i CPU:n själv undergrävde fördelen med parallella noder. Intel- och PowerPC-arkitekturer drev den uppkommande arbetsstationmarknaden; Amiga-system kunde inte konkurrera. Arbetsstationer blev tillräckligt kraftfulla för att den distribuerade hanteringen av fysisk hårdvara skulle ge minskade avkastningar.

Teknologiska konsekvenser

Detta arbete utgör en prunad teknologisk gren – bevisad i princip men gjord oförenlig genom utdöendet av dess värdplattform. Trots detta förutspådde kärnprinciperna, särskilt DISC (dynamisk instruktionssättning) och mjuk omkonfigurering, den moderna heterogena beräkningen: GPU-shadervärldar kompileras om dynamiskt för olika arbetsbelastningar, och FPGAs erbjuder programmerbar logikinsättning. Den “mjuka ASIC”-vision som här söktes (1988–1999) är nu standardpraxis inom modern högpresterande beräkning.

Bilaga A: DSPC-makrologik för asynkron grenning

; ************************************************************  
; DDT STANDARD PROGRAMMING CODE (DSPC) - ASYNC BRANCH MODULE  
; Created: 1988-05-21 | Author: Denis "Denko" Tumpic  
; ************************************************************

MACRO DDT_ASYNC_IF  
    LEA     CNP_Registry, A0  
    MOVE.L  (A0)+, D0           ; Target Alpha (True Path)  
    MOVE.L  (A0)+, D1           ; Target Beta (False Path)

    JSR     DDT_Conduit_Inject_True(D0)  
    JSR     DDT_Conduit_Inject_False(D1)

    CMPI.L  #TARGET_VAL, D2  
    BNE.S   .ResolveFalse

.ResolveTrue:  
    JSR     DDT_Conduit_Commit(D0)  
    JSR     DDT_Conduit_Discard(D1)  
    BRA.S   .EndBranch

.ResolveFalse:  
    JSR     DDT_Conduit_Commit(D1)  
    JSR     DDT_Conduit_Discard(D0)

.EndBranch:  
ENDM

Bilaga B: Parnet CIA-A/B-hardwaregivarkarta

Register	Adress	Funktion i DSPC
CIAA_PRA	$BFE001	Datariktning / Parallell Bit-Bang
CIAB_PRB	$BFD000	Handshake ACK / REQ-synkronisering
CIAA_TALO	$BFE401	Konduitklocka, lågbyte
CIAA_TAHI	$BFE501	Konduitklocka, högbyte

Bilaga C: DSPC-majoritetsröstareimplementation

MACRO DDT_VOTE_TRIAD  
.CompareLoop:  
    MOVE.L  (A1)+, D1           ; Load Result Alpha  
    MOVE.L  (A2)+, D2           ; Load Result Beta  
    MOVE.L  (A3)+, D3           ; Load Result Gamma

    CMP.L   D1, D2  
    BEQ.S   .AlphaBetaMatch       
    CMP.L   D1, D3  
    BEQ.S   .AlphaGammaMatch      
    CMP.L   D2, D3  
    BEQ.S   .BetaGammaMatch     

    JSR     DDT_Handle_System_Fault  
    BRA.S   .NextLong

.AlphaBetaMatch:  
.AlphaGammaMatch:  
    MOVE.L  D1, (A4)+           ; Commit valid result  
    BRA.S   .DoneLong  
.BetaGammaMatch:  
    MOVE.L  D2, (A4)+             
.DoneLong:  
    DBF     D0, .CompareLoop      
ENDM

Bilaga D: Genomströmningsanalys — Parnet vs. 68000-buss

Intern 68000-bandbredd vid $7.14 \text{ MHz}$ (68000-cykeltid: ~140 ns):

$BW_{\text{int}} = \frac{7.14 \times 10^6}{12} \times 4 \approx 2.38 \text{ MB/s}$

Konduitbandbredd via DSPC Bit-Bang (ca 24 cyklar/byte):

$BW_{\text{cond}} = \frac{7.14 \times 10^6}{24} \times 1 \approx 297.5 \text{ KB/s}$

Bilaga E: Skalbarhet och den gravitationella gränsen

Det maximala antalet noder $N_{max}$ en NP kan styras:

$N_{\text{max}} < \frac{T_{\text{task}}}{\sigma_{\text{handshake}} + \tau_{\text{conduit}}}$

För en A4000 NP (68040 @ 25 MHz), $N_{\text{max}} \approx 32$ noder innan bandbreddssättning.

Bilaga F: IEEE-kontext för feltoleranta distribuerade system

Triadlogiken som används i Denko-clusteret har sina teoretiska rötter i John von Neumanns arbete (1956) om syntes av pålitliga organismer från otillförlitliga komponenter.

Grundläggande referenser

Von Neumann, J. (1956). "Probabilistic Logics and the Synthesis of Reliable Organisms from Unreliable Components." I Automata Studies, redigerad av C. E. Shannon & J. McCarthy. Princeton University Press.
Tillgänglig: Google Books | Archive.org

Samtida litteratur om feltolerans

• Pradhan, D. K. (1996). Fault-Tolerant Computer System Design. Prentice Hall. ISBN 0-13-057887-8.
  (Umfattande referens om TMR, majoritetsröstning och strategier för hårdvaruredundans.)

• Siewiorek, D. P., & Swarz, R. S. (1992). Reliable Computer Systems: Design and Evaluation (2nd ed.). Digital Press. ISBN 1-55558-064-7.
  (Autentisk text om pålitlighetsanalys och klassificering av felmodeller. Denko Cluster:s Triad Logic implementerar direkt Triple Modular Redundancy (TMR)-paradigmet som diskuteras i kapitel 5.)

Relation till modern feltolerans

Triad Logic-modellen föregår formell Byzantinsk feltolerans med decennier, men använder liknande principer:

• Konsensus genom majoritetsröstning (klassisk metod, 1950–1970-talen)
• Tolerans för enskilda noder som misslyckas (ekvivalent med $f=1$ av $n=3$)
• Deterministisk commitmentprotokoll (liknande tvåfasigt commit, men synkront)

Samtida system som Raft-konsensus och Practical Byzantine Fault Tolerance (PBFT) bygger på dessa grundvalar med asynkrona antaganden och ledarevalsmekanismer. Heliocentrics synkrona, hårdvarutimerade approach var enklare men mindre skalbar.

Bilaga G: Glossar över Denko Labs-terminologi

• CNP: Cooperative Network Processor (Planeterna).
• Conduit: Hårdvarunivå parallell dataväg.
• DISC: Dynamic Instruction Set Computing.
• DSPC: DDT Standard Programming Code (Est. 1988-05-21).
• NP: Network Processor (Solen).

Bilaga H: Jämförelse av buss-tidtagning och latensanalys

DSPC minskar "nätverksstraffet" till cirka $1\%$. Om en uppgift tar $500 \text{ ms}$ lokalt men bara $5 \text{ ms}$ att skicka, överväger arkitektoniska fördelarna med parallell exekvering kostnaden för överföring.

Bilaga I: Den distribuerade "om"-effektivitetsmodelleringen

Effektiviteten maximeras när $T_{\text{true}} \approx T_{\text{false}}$. I obalanserade grenar använder NP prediktiv schemaläggning för att tilldela den längre vägen till den snabbare CNP:n (t.ex. 68030 @ 40 MHz eller 68040).

Bilaga J: DSPC CIA-8520-bitmanipuleringsmakron

MACRO DDT_SEND_BYTE  
    ; Input: D0 = Byte to Send  
    MOVE.B  D0, ($BFE001)       ; Place data on CIAA  
    BSET    #0, ($BFD000)       ; Pulse BUSY High (CIAB)  
.WaitAck:  
    BTST    #3, ($BFD000)       ; Wait for ACK  
    BEQ.S   .WaitAck              
    BCLR    #0, ($BFD000)       ; Clear BUSY  
ENDM

Bilaga K: DISC-logikinspelningsprotokollspecifikation

Logikpaket består av:

1. Rubrik (16 byte): DSPC-signatur och DISC-profil-ID.
2. Logikkärna: Rå 68k PIC (positionsoberoende kod).
3. Avslutningsvektor: Återkommande kommando till "lyssnande" tillstånd.

Referenser

1. Anderson, T. E., et al. (1995). "A Case for NOW." IEEE Micro, 15(3), 54–64.
   DOI: 10.1109/40.387590

2. Kung, H. T. (1982). "Why systolic architectures?" IEEE Computer, 15(1), 37–46.
   DOI: 10.1109/MC.1982.1658839

3. Tennenhouse, D. L., & Wetherall, D. J. (1996). "Towards an Active Network Architecture." ACM SIGCOMM Computer Communication Review, 26(2), 5–18.
   DOI: 10.1145/231699.231701

4. Tumpic, D. (1988). "DDT Standard Programming Code (DSPC) Specification." Denko Labs Technical Memorandum. (Historisk arkiv; inte granskad av experter.)

5. Von Neumann, J. (1956). "Probabilistic Logics and the Synthesis of Reliable Organisms from Unreliable Components." I Automata Studies, redigerad av C. E. Shannon & J. McCarthy. Princeton University Press.
   Tillgänglig: Google Books

6. Siewiorek, D. P., & Swarz, R. S. (1992). Reliable Computer Systems: Design and Evaluation (2nd ed.). Digital Press.

7. Pradhan, D. K. (1996). Fault-Tolerant Computer System Design. Prentice Hall.

Ytterligare historiska referenser

• Commodore Computers. Konkursförfaranden, april 1994. U.S. Bankruptcy Court, Eastern District of New York.
• Motorola Semiconductor Products Division. "MC68040 User's Manual." Revisions 1.0, 1990. (Sista högpresterande 680x0-processorn; inga efterföljare.)
• Amiga, Inc. Hårdvarureferensmanualer för CIA-8520 (MOS6526) Complex Interface Adapter. (Nu tillgänglig i retro-datorarkiv.)